先是台祖思机的架构与算法

本文是对杂文《The Z1: Architecture and Algorithms of Konrad Zuse’s
First Computer》的汉语翻译,已征得原作者Raul
Rojas
的允许。感谢Rojas教师的辅助与扶持,感谢在美留学的莫逆之交——在菲律宾语方面的点拨。本人英文和标准水平有限,不妥之处还请批评指正。

This is a translation of “The Z1: Architecture and Algorithms of Konrad
Zuse’s First Computer” with the permission of its author Raul
Rojas
.
Many thanks for the kind support and help from Prof. Rojas. And thanks
to my friend Suo, who’s
currently in the US, for helping me with my English. The translation is
completed to the best of my knowledge and ability. Any comments or
suggestions would be greatly appreciated.


摘要

本文首次给出了对Z1的汇总介绍,它是由德意志联邦共和国发明家康拉德(康拉德)·祖思(Konrad
Zuse
)1936~1938年中间在德国首都大兴土木的机械式总结机。文中对该电脑的最主要协会零件、高层架构,及其零件之间的数额交互举办了描述。Z1能用浮点数进行四则运算。从穿孔带读入指令。一段程序由一多样算术运算、内存读写、输入输出的一声令下构成。使用机械式内存存储数据。其指令集没有兑现标准化分支。

就算,Z1的架构与祖思在1941年贯彻的继电器统计机Z3分外相似,它们之间仍旧存在着醒目的出入。Z1和Z3都通过一多元的微指令完毕各项操作,但前者用的不是旋转式开关。Z1用的是数字增量器(digital
incrementer
)和一套状态位,它们得以转换成功用于指数和尾数单元以及内存块的微指令。计算机里的二进制零件有着立体的机械结构,微指令每一趟要在12个层片(layer)中指定一个行使。在浮点数规格化方面,没有设想尾数为零的那一个处理,直到Z3才弥补了那或多或少。

文中的知识源自对祖思为Z1复制品(位于德国首都德意志技术博物馆)所画的筹划图、一些信件、台式机中草图的缜密探讨。即使那台总计机从1989年展出至今(停运状态),始终未曾关于其系统布局详细的、高层面的阐发可寻。本文填补了这一空荡荡。

1 康拉德·祖思与Z1

德意志发明家康拉德(Conrad)·祖思在19361938年期间建造了他的第一台计算机<sup>注1</sup>(19341935年里面做过部分小型机械线路的尝试)。在德意志,祖思被视为统计机之父,即使他在第二次世界大战时期修建的微机在毁于火灾之后才为人所知。祖思的规范是夏洛腾堡医高校(Technische
Hochschule
Charlottenburg
)(现今的德国首都农业大学)的土木。他的第一份工作在亨舍尔公司(Henschel
Flugzeugwerke
),这家商店刚刚从1933年开头建造军用飞机\[1\]。那位25岁的小年轻,负责达成生产飞机部件所需的一大串结构统计。而她在学童时期,就早已开始考虑机械化计算的可能\[2\]。所以他在亨舍尔才干了多少个月就辞职,建造机械总计机去了,还开了协调的商家,事实也正是世界上率先家总括机公司。

注1:康拉德(康拉德(Conrad))·祖思建造总结机的可信年表,来自于她从1946年八月起手记的小本子。本子里记载着,V1建造于1936~1938年间。

在1936~1945年以内,祖思根本停不下来,哪怕被三次长时间地召去前线。每四次都最后被召回柏林(Berlin),继续从事在亨舍尔和友爱公司的做事。在那九年间,他修筑了现在大家所知的6台微机,分别是Z1、Z2、Z3、Z4,以及规范领域的S1和S2。后四台建筑于第二次世界大战开端过后。Z4是在世界大战截至前的多少个月里建好的。祖思一早先给它们的简称是V1、V2、V3、V4(取自实验模型或者说原型(Versuchsmodell)的首字母)。战争停止以后,他把V改成了Z,原因很显然译者注。V1(也就是后来的Z1)是项迷人的黑科技:它是台全机械的微处理器,却绝非用齿轮表示十进制(前个世纪的巴贝奇那样干,正在做霍尔瑞斯制表机的IBM也这么干),祖思要建的是一台全二进制总结机。机器基于的部件里用小杆或金属板的直线移动表示1,不挪窝表示0(或者相反,因部件而异)。祖思开发了前卫的机械逻辑门,并在他父母家的大厅里做出第一台原型。他在自传里提到了表达Z1及后续统计机背后的故事\[2\]

翻译注:祖思把V改成Z,是为着幸免与韦纳·冯·布卢尔(布卢尔)恩(Wernher von
Braun)研制的运载火箭的型号名相混淆。

Z1身为机械,却竟也是台现代电脑:基于二进制,使用浮点型表示数据,并能举办四则运算。从穿孔带读入程序(即使没有标准分支),计算结果可以写入(16字大小的)内存,也足以从内存读出。机器周期在4Hz左右。

Z1与1941年建成的Z3极度相像,Z3的系列布局在《Annals of the History of
Computing》中已有描述\[3\]。然则,迄今仍尚未对Z1高层架构细节上的阐释。最初那台原型机毁于1943年的一场空袭。只幸存了有的机械部件的草图和照片。二十世纪80年份,康拉德(康拉德(Conrad))·祖思在离退休多年之后,在Siemens和任何部分德国赞助商的鼎力相助之下,建造了一台完整的Z1复制品,今藏于柏林(Berlin)的技术博物馆(如图1所示)。有两名做工程的学员帮着他成就:那几年间,在德意志联邦共和国欣费尔德的自家里,他备好一切图纸,精心绘制每一个(要从钢板上切割出来的)机械部件,并亲身监工。Z1复出品的第一套图纸在1984制图。1986年5月,祖思画了张时间表,预期能在1987年1五月做到机器的建筑。1989年,机器移交给德国首都博物馆的时候,做了成百上千次运行和算术运算的以身作则。但是,Z1复产品和事先的原型机一样,平素都不够可相信,不能在无人值守的事态下长日子运作。甚至在揭幕仪式上就挂了,祖思花了多少个月才修好。1995年祖思身故未来,那台机器就再没有启动过。

图1:柏林(Berlin)Z1复出品一瞥(来自[Konrad Zuse Internet
Archive](http://zuse-z1.zib.de/))。用户可以在机器周围转动视角,可以缩放。此虚拟展示基于成千上万张紧密排布的照片。

固然我们有了柏林(Berlin)的Z1复制品,命局却第二次同大家开了笑话。除了绘制Z1复制品的图片,祖思并没有标准地把关于它从头至尾的详细描述写出来(他本意想付出当地的高校来写)。那事情本是万分需要的,因为拿复制品和1938年的Z1照片对照,前者明确地「现代化」了。80年份高精密的机械仪器使祖思得以在大兴土木机器时,把钢板制成的层片排布得愈加紧凑。新Z1很显著比它的前身要小得多。而且有没有在逻辑和机械上与前身一一对应也糟糕说,祖思有可能接受了Z3及任何后续机器的经历,对复制品做了改正。在19841989年间所画的那套机械图纸中,光加法单元就出现了至少6种不同的设计方案,散布于58个、最后乃至12个机械层片之间注2。祖思没有留住详细的书面记录,我们也就莫名其妙。更不好的是,祖思既然第二次修建了Z1,却照旧尚未留下关于它综合性的逻辑描述。他就好像那些出名的钟表匠,只画出表的构件,不做过多阐释——顶尖的钟表匠确实也不要求过多的证实。他那三个学生只扶助写了内存和穿孔带读取器的文档,已经是老天有眼\[4\]。德国首都博物馆的参观者只可以望着机器内部不计其数的预制构件惊讶。惊讶之余就是根本,固然专业的电脑物理学家,也不便设想那头机械怪物内部的做事机理。机器就在此刻,但很懊恼,只是尸体。

注2:你可以在大家的网页「Konrad Zuse Internet
Archive
」上找到Z1复制品的具有图纸。

图2:Z1的教条层片。在右手可以望见八片内存层片,左边可以瞥见12片处理器层片。底下的一堆杆子,用来将时钟周期传递到机械的各类角落。

为写那篇随想,大家密切商量了Z1的图片和祖思记事本里零散的笔记,并在现场对机器做了大批量的观测。这么多年来,Z1复出品都尚未运行,因为里面的钢板被挤压了。大家查阅了超过1100张仲景器部件的放大图纸,以及15000页的记录本内容(即便其中唯有一小点有关Z1的音信)。我只好见到一段总计机一部分周转的短录像(于几近20年前录制)。哥本哈根的德意志博物馆馆藏了祖思杂文里涌出的1079张图纸,柏林(Berlin)的技能博物馆则收藏了314张。幸运的是,一些图片里含有着Z1中一些微指令的概念和时序,以及部分祖思一位一位手写出来的事例。这个事例可能是祖思用以检验机器内部运算、发现bug的。那几个消息就好像罗塞塔石碑,有了它们,大家得以将Z1的微指令和图片联系起来,和我们即便知晓的继电器计算机Z3(有任何线路新闻\[5\])联系起来。Z3根据与Z1一样的高层架构,但仍存在有的重大出入。

正文由表及里:首先,掌握一下Z1的分块结构、机械部件的布局,以及祖思用到的有些机械门的事例。而后,进一步深入Z1的中坚组件:时钟控制的指数和最终多少个加法单元、内存、算术运算的微连串器。介绍了机械零件之间怎么相互成效,「北海治」式的钢板布局哪些协会测算。钻探了乘除法和输入输出的长河。最终简短统计了Z1的野史身份。

2 分块结构

Z1是一台时钟控制的机械。作为机械设备,其时钟被剪切为4个子周期,以机械部件在4个相互垂直的主旋律上的移动来表示,如图3所示(右边「Cycling
unit」)。祖思将一遍活动称为一遍「衔接(engagement)」。他布署已毕4Hz的时钟周期,但柏林(Berlin)的复制品始终连1Hz(4衔接/秒)都超但是。以这速度,三遍乘法运算要耗时20秒左右。

图3:根据1989年的仿制品,所得的Z1(1936~1938年)框图。原Z1的内存容量唯有16字,而不是64字。穿孔带由35分米电影胶卷制成。每一项指令以8比特位编码。

Z1的多多特征被新兴的Z3所运用。从前几天的理念来看,Z1(见图3)中最要害的改制如有:

  • 根据完全的二进制架构完结内存和统计机。

  • 内存与总结机分离。在复制品中,机器几乎一半由内存和穿孔带读取器构成。另一半由总结机、I/O控制台和微控制单元构成。原Z1的内存容量是16字,复制品是64字。

  • 可编程:从穿孔带读入8比特长的一声令下(其中2位表示操作码译者注、6位表示内存地址,或者以3位代表四则运算和I/O操作的操作码)。由此指令唯有8种:四则运算、内存读写、从十进制面板读入数据、将结果寄存器里的始末突显到十进制展板。

翻译注:应是指内存读写的操作码。

  • 内存和电脑中的内部数据以浮点型表示。于是,处理器分为多个部分:一部分拍卖指数,另一部分处理尾数。位于二进制小数点后边的倒数占16个比特。(规格化的浮点数)小数点右边那位永远是1,不需求存。指数占7位,以2的补数格局表示(-64~+63)。用额外的1个比特来储存浮点数的标志位。所以,存储器中的字长为24位(16位最终多少个、7位指数、1位标志位)。

  • 参数或结果为0的特有情况(规格化的最终多少个不能表示,它的首先位永远是1)由浮点型中国和非洲常规的指数值来处理。那点到了Z3才促成,Z1及其仿制品都没有完成。由此,Z1及其仿制品都处理不了中间结果有0的景色。祖思知道这一短板,但他留到更易接线的继电器总结机上去解决。

  • CPU是微代码结构的:操作被分解成一多重微指令,一个机器周期一条微指令。微指令在算术逻辑单元(ALU)之间暴发实际的数据流,ALU不停地运行,每个周期都将八个输入寄存器里的数加一次。

  • 神奇的是,内存和统计机可以分别独立运行:只要穿孔带给出命令,内存就在通讯接口写入或读取数据。处理器也将在履行存取操作时在通信接口写入或读取。可以关闭内存而只运行处理器,此时原本来自内存的数码将变为0。也可以关了处理器而只运行内存。祖思由此得以独立调试机器的四个部分。同时运行时,有一根总是两者周期单元的轴将它们一起起来。

Z1的其余改正与后来Z3中反映出来的想法相似。Z1的指令集与Z3大概同样,但它算不了平方根。Z1利用扬弃的35毫米电影胶片作为穿孔带。

图3显得了Z1复制品的架空图。注意机器的五个重大多数:上半局地是内存,下半部分是总结机。每部分都有其自己的周期单元,每个周期更为分为4个趋势上(由箭头标识)的教条移动。这么些活动可以靠分布在盘算部件下的杠杆带动机器的其他部分。三回读入一条穿孔带上的指令。指令的持续时间各差异。存取操作耗时一个周期,其余操作则必要几个周期。内存地址位于8位操作码的低6位比特中,允许程序员寻址64个地点。

如图3所示译者注,内存和处理器通过互动各单元之间的缓存举行通讯。在CPU中,最终多少个的中间表示扩到了20位:二进制小数点前加两位(以代表二进制幂21和20),还有两位代表最低的二进制幂(2-17和2-18),目的在于增加CPU中间结果的精度。处理器中20位的尾数能够表示21~2-18的二进制幂。

翻译注:原文写的是图1,我以为是作者笔误,应为图3。

解码器从穿孔带读取器得到指令,判断好操作之后开端按需控制内存单元和电脑。(依据加载指令)将数从内存读到CPU四个浮点数寄存器之一。再根据另一条加载指令将数从内存读到另一个CPU寄存器中。那五个寄存器在电脑里可以相加、相减、相乘或相除。那类操作既关系尾数的相加,也波及指数的加减(用2的补码加法器)。乘除结果的符号位由与解码器直接相接的「符号单元」处理。

戳穿带上的输入指令会使机器截至,以便操作人士经过拨动机械面板上的4个十进制位输入数据,同时通过一根小杆输入指数和符号。而后操作员可以重启机器。输出指令也会使机器为止,将结果寄存器中的内容体现到十进制机械面板上,待操作员按下某根小杆,机保养新运行。

图3中的微种类器和指数最终多少个加法单元共同整合了Z1统计能力的要旨。每项算术或I/O操作都被分割为多少个「阶段(phases)」。而后微序列器开始计数,并在加法单元的12层机械部件中精选相应层片上正好的微操作。

为此举例来说,穿孔带上最小的程序可以是如此的:1)
从地点1(即第1个CPU寄存器)加载数字;2)
从地点2(即第2个CPU寄存器)加载数字;3) 相加;4)
以十进制突显结果。这几个程序因此允许操作员预先定义好一坨运算,把Z1当做简单的教条总结器来用。当然,这一多级运算可能长得多:时可以把内存当做存放常量和中间结果的库房,编写自动化的多元运算(在后来的Z4总括机中,做数学统计的穿孔带能有两米长)。

Z1的种类布局可以用如下的当代术语来总计:那是一台可编程的通用浮点型冯·诺依曼机(处理器和内存分离),有着只读的表面程序,和24位、16字的存储空间。能够吸收4位数的十进制数(以及指数和标志)作为输入,然后将转移为二进制。可以对数据开展四则运算。二进制浮点型结果可以转换回科学记数法表示的十进制数,方便用户读取。指令中不含有条件或无条件分支。也尚无对结果为0的不行处理。每条指令拆解为机械里「硬接线」的微指令。微种类器规划着微指令的实施。在一个仅存的机器运行的视频中,它就像一台机子。但它编织的是数字。

3 机械部件的布局

柏林(Berlin)的Z1复制品布局极度清晰。所有机械部件就像都以周密的办法布放。大家先前提过,对于电脑,祖思至少设计了6个版本。然则关键部件的对峙地方一开端就确定了,大概能浮现原Z1的教条布局。首要有几个部分:分别是的内存和处理器,由缝隙隔开(如图3所示)。事实上,它们分别设置在带滚轮的台子上,可以扯开了拓展调试。在档次方向上,可以更进一步把机器细分为带有计算部件的上半有些和含有所有联合杠杆的下半部分。参观者只有弯腰往计算部件下头看才能看到Z1的「地下世界」。图4是设计图里的一张绘稿,凸显了电脑中有些总括和协同的层片。请看那12层统计部件和下侧区域的3层杠杆。要知道那一个绘稿是有多难,那张图片就是个绝好的例子。上边即使有众多有关各部件尺寸的底细,但大概从未其效果方面的注明。

图4:Z1(指数单元)计算和一起层片的设计图

图5是祖思画的Z1复制品俯视图,体现了逻辑部件的遍布,并标明了每个区域的逻辑作用(那幅草图在20世纪90年份公开)。在上半部分,大家得以看看3个存储仓。每个仓在一个层片上可以储存8个8比特长的字。一个仓有8个机械层片,所以总共能存64字。第三个存储仓(10a)用来存指数和标记,后多少个(10b、10c)存低16位的尾数。用如此的比特分布存放指数和尾数,只需构建3个精光相同的8位存储仓,简化了教条结构。

内存和总结机之间有「缓存」,以与计算机(12abc)进行多少交互。不能在穿孔带上直接设常数。所有的数据,要么由用户从十进制输入面板(图左侧18)输入,要么是电脑自己算得的中级结果。

图中的所有单元都只是体现了最顶上的一层。切记Z1可是建得犹如一坨机械「周口治」。每一个计算层片都与其前后层片严谨分离(每一层都有金属的地板和天花板)。层间的通讯靠垂直的小杆已毕,它们得以把移动传递到上层或下层去。画在象征计算层片的矩形之间的小圆圈就是这几个小杆。矩形里那多少个稍大一点的圈子代表逻辑操作。大家得以在每个圆圈里找见一个二进制门(纵贯层片,每个圆圈最多有12个门)。根据此图,大家得以估量出Z1中逻辑门的数据。不是兼备单元都平等高,也不是兼备层片都布满着机械部件。保守猜度,共有6000个二进制零件构成的门。

图5:Z1示意图,浮现了其机械结构的分区。

祖思在图5中给机器的不一致模块标上号。各模块的职能如下:

内存区域

  • 11a:6位内存地址的解码器
  • 11b:穿孔带读取器和操作码解码器
  • 10a:7位指数和标志的存储仓
  • 10b、10b:尾数小数部分的存储仓
  • 12abc:加载或存储操作下与统计机交互的接口

计算机区域

  • 16:控制和符号单元
  • 13:指数部分中四个ALU寄存器的多路复用器
  • 14ab:ALU寄存器的多路复用器,乘除法的1比特双向移位器
  • 15a:指数的ALU
  • 15bc:规格化尾数的20位ALU(18位用于小数部分)
  • 17:微代码控制
  • 18:左边是十进制输入面板,右边是出口面板

简单想象那幅示意图中从上至下的乘除流程:数据从内存出来,进入五个可寻址的寄存器(大家誉为F和G)。那五个寄存器是本着区域13和14ab分布的。再把它们传给ALU(15abc)。结果回传给寄存器F或G(作为结果寄存器),或回传到内存。可以动用「反译」(从二进制转换为十进制)指令将结果呈现为十进制。

上边大家来探视各类模块越多的底细,集中钻探主要的盘算部件。

4 机械门

知情Z1机械结构的最好办法,莫过于搞懂那么些祖思所用的二进制逻辑门的粗略例子。表示十进制数的经文格局根本是旋钮表盘。把一个齿轮分为10个扇区——旋转齿轮可以从0数到9。而祖思早在1934年就决定使用二进制系统(他随即莱布尼兹称之为「the
dyadic
system」)。在祖思的技能中,一块平板有四个岗位(0或1)。可以因而线性移动从一个景况转移到另一个意况。逻辑门根据所要表示的比特值,将移动从一块板传递到另一块板。这一构造是立体的:由堆叠的平板组成,板间的移动通过垂直放置在机械直角处的圆柱形小杆或者说销钉已毕。

大家来看望两种基本门的例子:合取、析取、否定。其主要思想可以有多种机械达成,而有创意如祖思总能画出适应机器立体结构的最佳方案。图6译者注突显了祖思口中的「基本门(elementary
gate
)」。「使动板(actor
plate
)」可以视作机器周期。那块板循环地从右向左再向后移动。下边一块板含着一个数据位,起着决定功用。它有1和0七个地点。贯穿板洞的小杆随着平板水平位移(自身保证垂直)。假诺地方的板处于0地方,使动板的运动就无法传递给受动板(actuated
plate
)(见图6左)。即使数额位处于1岗位,使动板的活动就足以传递给受动板。这就是康拉德(康拉德)·祖思所谓的「机械继电器」,就是一个可以闭合机械「电流」的开关。该基本门以此将数据位拷贝到受动板,那一个数据位的运动方向转了90度。

翻译注:原文「Fig. 5」应为笔误。

图6:基本门就是一个开关。假如数量位为1,使动板和受动板就创制连接。假使数额位为0,连接断开,使动板的移动就传递不了。

图7来得了这种机械布局的俯视图。能够看看使动板上的洞口。粉色的控制板能够将圆圈(小杆)拉上拉下。当小杆处于能被使动板扯动的地方时,受动板(青色)才足以左右活动。每一张长沙械俯视图左边都画有同一的逻辑开关。数据位能开闭逻辑门,推拉使动板(如箭头所示)。祖思总是习惯把开关画在0地点,如图7所示。他习惯让受动板被使动板推动(图7右),而不是拉动(图7左)。至此,要构建一个非门就很简短了,只需数据位处于0时闭合、1时断开的开关(如图7底部两张图所示)译者注

翻译注:相当于与图6的逻辑相反。

有了教条继电器,现在得以平昔构建余下的逻辑操作了。图8用抽象符号浮现了机器中的必备线路。等效的机械装置应该不难设想。

图7:两种基本门,祖思给出了机械继电器的虚幻符号,把继电器画成了开关。习惯上,数据位始终画在0地点。箭头提醒着活动方向。使动板可以往左拉(如图左)或往右推(如图右)。机械继电器的伊始地点能够是虚掩的(如图下两幅图所示)。那种气象下,输出与数量位相反,继电器就是非门。

图8:一些由机械继电器构建的逻辑门。图中,最底部的是一个XOR,它可由包蕴两块受动板的教条继电器完毕。等效的教条结构简单设计。

今日什么人都可以构建和谐的祖思机械总计机了。基础零部件就是教条主义继电器。可以安顿更扑朔迷离的一而再(比如含有两块受动板的继电器),只是相应的教条结构只好用生硬和小杆构建。

构建一台完整的处理器的重大难题是把持有部件相互连接起来。注意数据位的移动方向连接与结果位的运动方向正交。每次完整的逻辑操作都会将机械移动旋转90度。下三次逻辑操作又把运动旋转90度,以此类推。四门之后,回到最初的移动方向。那就是为何祖思用东南西南作为周期单位。在一个机器周期内,可以运作4层逻辑总结。逻辑门既可概括如非门,也可复杂如带有两块受动板(如XOR)。Z1的钟表表现为,4次对接内完毕三次加法:衔接IV加载参数,衔接I和II总结部分和与进位,衔接III统计最后结出。

输入的数目位在某层上运动,而结果的数码位传到了别层上去。意即,小杆能够在机器的层片之间上下传递比特。大家将在加法线路中观看那一点。

至此,图5的内蕴就更拉长了:各单元里的圆形正是祖思抽象符号里的圈子,并突显着逻辑门的事态。现在,大家得以从机械层面升高,站在更逻辑的惊人探究Z1。

Z1的内存

内存是当前大家对Z1驾驭最透彻的部分。Schweier和Saupe曾于20世纪90年间对其有过介绍\[4\]。Z4——康拉德(康拉德(Conrad))·祖思于1945年落成的继电器统计机——使用了一种相当接近的内存。Z4的总括机由电话继电器构建,但其内存仍是机械式的,与Z1相似。近日,Z4的机械式内存收藏于德意志联邦共和国博物馆。在一名学员的扶植下,大家在处理器中仿真出了它的周转。

Z1中多少存储的要害概念,就是用垂直的销钉的五个地方来代表比特。一个岗位表示0,另一个岗位表示1。下图呈现了怎么通过在四个任务之间来回移动销钉来安装比特值。

图9:内存中的一个机械比特。销钉放置于0或1的职位。可读取其地点。

图9(a)译者注呈现了内存中的多少个比特。在步骤9(b)中,纵向的控制板带着销钉上移。步骤9(c)中,两块横向的使动板中,下侧那块被销钉和控制板推动,上侧那块没被推动。步骤9(d)中,比特位移回到开端地方,而后控制板将它们移到9(a)的职责。从这么的内存中读取比特的历程具有破坏性。读取一位之后,必须靠9(d)的回移还原比特。

翻译注:小编没有在图中标注abcd,左上为(a),右上为(b),左下为(c),右下为(d)。另,那组插图有点抽象,我也是盯了久久才看懂,它是俯视图,灰色的小正方形是销钉,纵向的长方形是控制板,销钉在控制板上的矩形形洞里活动(八个地方表示0和1),横向的两块带尖齿的长方形是使动板。

因而解码6位地点,寻址字。3位标识8个层片,此外3位标识8个字。每一层的解码线路是一棵典型的三层继电器二进制树,那和Z3中平等(只是树的层数分裂)。

我们不再追究机械式内存的协会。越来越多细节可参见文献[4]。

Z1的加法单元

战后,康拉德(康拉德(Conrad))·祖思在一份文档里介绍过加法单元,但Z1复出品中的加法单元与之分化。那份文档\[6\]中,使用OR、AND和恒等(NOT-XOR)逻辑门处理二进制位。而Z1复产品中,加法单元使用两个XOR和一个AND。

前两步总括是:a) 待相加的八个寄存器按位XOR,保存结果;b)
待相加的四个寄存器按位AND,保存结果。第三步就是依据前两步计算进位。进位设好之后,最终一步就是对进位和率先步XOR的结果开展按位XOR运算。

下边的事例浮现了什么用上述手续完毕两数的二进制相加。

康拉德(Conrad)·祖思发明的处理器都利用了「预进位」。比起在各二进制位之间串行地传递进位,所有位上的进位可以一步成功。上面的例证就印证了这一历程。第一遍XOR发生不考虑进位情状下四个寄存器之和的中档结果。AND运算爆发进位比特:进位要传播右侧的比特上去,只要那一个比特在前一步XOR运算结果是1,进位将一而再向左传递。在示范中,AND运算爆发的最低位上的进位造成了一遍进位,最终和率先次XOR的结果举行XOR。XOR运算发生的一列屡次三番的1犹如机车,牵引着AND所发出的进位,直到1的链子断裂。

图10所示就是Z1复制品中的加法线路。图中显示了a杆和b杆那五个比特的相加(假设a是寄存器Aa中的第i个比特,b是寄存器Ab中的第i个比特)。使用二进制门1、2、3、4并行举行XOR和AND运算。AND运算成效于5,发生进位ui+1,与此同时,XOR运算用6闭合XOR的比特「链」,或让它保持断开。7是将XOR的结果传给上层的扶助门。8和9划算最后一步XOR,已毕全套加法。

箭头标明了各部件的位移。4个趋势都上阵了,意即,三次加法运算,从操作数的加载到结果的转变,必要一整个周期。结果传递到e杆——寄存器Ae的第i位。

加法线路位于加法区域的第1、2、3个层片(如后头的图13所示)。康拉德(Conrad)·祖思在尚未标准受过二进制逻辑学培训的状态下,就整出了预进位,实在了不足。连第一台重型电子计算机ENIAC拔取的都只是十进制累加器的串行进位。加州洛杉矶分校的马克I用了预进位,然而十进制。

图10:Z3的加法单元。从左至右达成运算。首先按位AND和XOR(门1、2、3、4)。衔接II总括进位(门5和6)。衔接III的XOR收尾整个加法运算(门8和9)。

5 Z1的序列器

Z1中的每一项操作都得以分解为一种类微指令。其经过依照一种叫做「准则(criteria)」的表格完结,如图11所示,表格由成对放置的108块金属板组成(在此大家不得不看看最顶上——即层片12——的一对板。剩下的放在这两块板上边,合共12层)。用10个比特编排表格中的条目(金属板本身):

  • 比特Op0、Op1和Op2是命令的二进制操作码
  • 比特S0和S1是基准位,由机械的任何一些设置。举个例子,当S0=1时,加法就转换成了减法。
  • 比特Ph0、Ph1、Ph2、Ph3、Ph4用于对一条指令中的微周期(或者说「阶段」)计数。比如,乘法运算消耗20个阶段,于是Ph0~Ph4那七个比特在运算进程中从0增进到19。

那10个比特意味着,理论上大家可以定义多达1024种分化的原则或者说意况。一条指令最多可占32个等级。那10个比特(操作码、条件位、阶段)推动金属销(图11中涂灰者),这么些金属销hold住微控制板以防它们弹到左侧或右手(如图所示,每块板都连着弹簧)。微控制板上分布着不一样的齿,这一个齿决定着以当下10根控制销的职分,是不是足以阻碍板的弹动。每块控制板都有个「地址」。当那10位控制比特指定了某块板的地址,它便足以弹到右侧(针对图11中上侧的板)或左边(针对图11中下侧的板)。

操纵板弹到右手会按到4个标准位(A、B、C、D)。金属板依照对应准则切割,从而按下A、B、C、D差距的组合。

是因为那些板分布于机器的12个层片上,
激活一块控制板自然也表示为下一步的操作选好了对应的层片。指数单元中的微操作可以和尾数单元的微操作并行开头,毕竟两块板可以同时弹动:一块向左,一块向右。其实也足以让八个例外层片上的板同时朝右弹(左侧对应倒数控制),但机械上的局限限制了如此的「并行」。

图11:控制板。板上的齿依照Op2~Ph0那10个比特所对应的金属销(粉红色)的地点,hold住板。指定某块板的「地址」,它便在弹簧的功用下弹到右手(针对上侧的板)或左侧(针对下侧的板)。从12层板中指定一块板的同时表示选出了举行下一步操作的层片。齿状部分A、B、C或D可以裁剪,从而落成在按下微控制单元里的销钉后,只举行须求的操作。图中,上侧的板已经弹到了右手,并按下了A、C、D三根销钉。

为此决定Z1,就相当于调整金属板上的齿,以使它们得以响应具体的10比特结合,去效率到左左边的单元上。左边控制着电脑的指数部分。左侧控制着最终多少个部分。选项A、B、C、D是互斥的,意即,微控制板只选那么些(就是唯一不被按下的更加)。

6 统计机的数据通路

图12浮现了Z1的浮点数处理器。处理器分别有一条处理指数(图左)和一条处理尾数(图右)的数据通路。浮点型寄存器F和G均由记录指数的7个比特和著录尾数的17个比特构成。指数-最终多少个对(Af,Bf)是浮点寄存器F,(Ag,Bg)是浮点寄存器G。参数的标记由外部的一个标志单元处理。乘除结果的标志在计算前查获。加减结果的记号在统计后得出。

大家可以从图12中观望寄存器F和G,以及它们与电脑其他一些的关联。ALU(算术逻辑单元)包蕴着四个浮点寄存器:(Aa,Ba)和(Ab,Bb)。它们平素就是ALU的输入,用于加载数值,还是能够按照ALU的输出Ae和Be的总线反馈,保存迭代进度中的中间结果。

Z1中的数据总线使用「三态」情势,意即,诸多输入都足以推到同一根数据线(也是个机械部件)上。不须求「用电」把数据线和输入分离开来,因为根本也从没电。因着机械部件没有运动(没有推向)就象征输入0,移动(推动)了就代表输入1,部件之间不设有争论。假设有四个部件同时往一根数据线上输入,唯一紧要的是保障它们能根据机器周期按序执行(推动只在一个方向上生效)。

图12:Z1中的处理器数据通路。左半片段对应指数的ALU和寄存器,右半部分对应倒数的。可以将结果Ae和Be反馈给临时寄存器,可以对它们举办取负值或活动操作。直接将4比特长的十进制数逐位(每一位占4比特)拷至寄存器Ba。而后对其进行十进制到二进制的变换。

程序员能接触到的寄存器唯有(Af,Bf)和(Ag,Bg)。它们并未地点:加载指令首个加载的寄存器是(Af,Bf),首个加载的是(Ag,Bg)。加载完七个寄存器,就可以伊始算术运算了。(Af,Bf)同时依然算术运算的结果寄存器。(Ag,Bg)在四遍算术运算之后可以隐式加载,并持续承担新一轮算术运算的首个参数。那种寄存器的使用方案和Z3相同。但Z3中少了(Ag,Bg)。其主寄存器和辅寄存器之间的合作比Z1更复杂。

从电脑的数据通路可见,独立的寄存器Aa、Ab、Ba和Bb可以加载不一样类其余数码:来自别的寄存器的值、常数(+1、-1、3、13)、其余寄存器的取负值、ALU反馈回来的值。可以对ALU的出口举行取负值或移动操作。以表示与2n相乘的矩形框表示左移n位;以与2n相除表示右移n位。这几个矩形框代表所有相应的运动或求补逻辑的教条线路。举个例子,寄存器Ba和Bb相加的结果存于Be,可以对其进行多种更换:可以取反(-Be)、可以右移一或两位(Be/2、Be/4)、或可以左移一或三位(2Be、8Be)。每一种转移都在组成ALU的机械层片中保有各自对应的层片。有效总计的连锁结果将盛传给寄存器Ba或Bb。具体是哪位寄存器,由微控制器指定的、激活相应层片的小杆来指定。总结结果Be也可以平素传至内存单元(图12未曾画出相应总线)。

ALU在每个周期内都进展三次加法。ALU算完后,擦除各寄存器Aa、Ab、Ba、Bb,可载入反馈值。

图13:处理器中各项操作的分层式空间布局。Be的移位器位于左侧那一摞上。加法单元分布在最左边这三摞。Bf的移位器以及值为10<sup>-16</sup>的二进制数位于右边那一摞。总括结果通过右边标Res的线传至内存。寄存器Bf和Bg从内存获得值,作为第二个(Op1)和第三个操作数(Op2)。

寄存器Ba有一项特殊使命,就是将四位十进制的数转换成二进制。十进制数从机械面板输入,每一位都转换成4个比特。把那个4比特的组成直接传进Ba(2-13的职分),将第一组4比特与10相乘,下一组与这几个当中结果相加,再与10相乘,以此类推。举个例子,即使大家想更换8743以此数,先输入8并乘以10。然后7与这些结果相加,所得总数(87)乘以10。4再与结果(870)相加,以此类推。如此落成了一种将十进制输入转换为二进制数的简便算法。在这一进度中,处理器的指数部分不断调整最终浮点结果的指数。(指数ALU中常数13对应213,后文还有对十-二进制转换算法的前述。)

图13还展现了总结机中,最后多少个部分数据通路各零件的半空中分布。机器最左边的模块由分布在12个层片上的运动器构成。寄存器Bf和Bg(层片5和层片7)直接从左边的内存得到多少。寄存器Be中的结果横穿层片8回传至内存。寄存器Ba、Bb和Be靠垂直的小杆存储比特值(在地点这幅处理器的横截面图中不得不看到一个比特)。ALU分布在两摞机械上。层片1和层片2完成对Ba和Bb的AND运算和XOR运算。所得结果往右传,右侧负责已毕进位以及最后一步XOR运算,并把结果存储于Be。结果Be可以回传、存进内存,也足以以图中的各艺术进行移动,并依照必要回传给Ba或Bb。有些线路看起来多余(比如将Be载入Ba有三种方法),但它们是在提供越来越多的挑三拣四。层片12无偿地将Be载入Ba,层片9则仅在指数Ae为0时才那样做。图中,标成粉红色的矩形框表示空层片,不承担总结任务,任由机械部件穿堂而过。Bf和Bf’之间的矩形框包罗了Bf做乘法运算时所需的移位器(处理时Bf中的比特从最低一位开首逐位读入)。

图14:指数ALU和最终多少个ALU间的通信。

现行您可以设想出那台机器里的乘除流程了:数据从寄存器F和G流入机器,填入寄存器A和B。执行一回加法或一文山会海的加减(以完成乘除)运算。在A和B中不断迭代中间结果直至得到最终结果。最后结果载入寄存器F,而后初阶新一轮的估摸。

7 算术指令

前文提过,Z1可以开展四则运算。在底下将要商讨的表格中,约定用字母「L」表示二进制的1。表格给出了每一项操作所需的一密密麻麻微指令,以及在它们的成效下处理器中寄存器之间的数据流。一张表总括了加法和减法(用2的补数),一张表总计了乘法,还有一张表统计了除法。关于二种I/O操作,也有一张表:十-二进制转换和二-十进制转换。表格分为负责指数的A部分和担负尾数的B部分。表中各行突显了寄存器Aa、Ab、Ba、Bb的加载。操作所对应的等级,在标「Ph」的列中给出。条件(Condition)可以在开端时接触或剥夺某操作。某一行在实施时,增量器会设置规范位,或者总结下一个阶段(Ph)。

加法/减法

下边的微指令表,既涵盖了加法的图景,也带有了减法。那二种操作的关键在于,将插手加减的多个数举办缩放,以使其二进制指数相等。若是相加的四个数为m1×2a和m2×2b。要是a=b,三个尾数就可以直接相加。借使a>b,则较小的充裕数就得重写为m2×2b-a×2a。首回相乘,相当于将最后多少个m2右移(a-b)位(使最终多少个减弱)。让大家就设m2‘=m2×2b-a。相加的八个数就改为了m1和m2‘。共同的二进制指数为2a。a<b的事态也类似处理。

图15:加法和减法的微指令。5个Ph<sup>译者注</sup>完结三回加法,6个Ph已毕一回减法。两数就位之后,检测标准位S0(阶段4)。若S0为1,对最终多少个相加。若S0为0,同样是其一等级,最后多少个相减。

翻译注:原文写的是「cycle」,即周期,下文也有用「phase」(阶段)的,根据表中音信,统一用「Ph」更直观,下同。

表中(图15),先找出两数中较大的二进制指数,而后,较小数的尾数右移一定位数,至两者的二进制指数相等。真正的相加从Ph4初始,由ALU在一个Ph内做到。Ph5中,检测这一结实尾数是不是是规格化的,就算不是,则透过活动将其规格化。(在进展减法之后)有可能出现结果尾数为负的状态,就将该结果取负,负负得正。条件位S3记下着这一标志的转移,以便于为结尾结果举办须要的记号调整。最终,得到规格化的结果。

戳穿带读取器附近的号子单元(见图5,区域16)会事先统计结果的标记以及运算的品种。倘诺大家只要最终多少个x和y都是正的,那么对于加减法,(在分配好标志之后)就有如下四种景况。设结果为z:

  1. z = +x +y
  2. z = +x -y
  3. z = -x +y
  4. z = -x –y
    对于处境(1)和(4),可由ALU中的加法来处理。情状(1)中,结果为正。情形(4),结果为负。景况(2)和(3)必要做减法。减法的标志在Ph5(图15)中算得。

加法执行如下步骤:

  • 在指数单元中统计指数之差∆α,
  • 选择较大的指数,
  • 将较小数的尾数右移译者注∆α译者注位,
  • 尾数相加,
  • 将结果规格化,
  • 结果的号子与八个参数相同。

翻译注:原文写的是左移,按照上下文,应为右移,暂且视为小编笔误,下文减法步骤中同。

翻译注:原文写的是「D」,但表中用的是「∆α」,遂改良,下同。我猜小编在输了一回「∆α」之后觉得劳累,打算完稿之后统一替换,结果忘了……全文有诸多此类不够严峻的底细,大抵是由于尚未专业公布的缘故。

减法执行如下步骤:

  • 在指数单元中总结指数的之差∆α,
  • 慎选较大的指数,
  • 将较小的数的最终多少个右移∆α位,
  • 尾数相减,
  • 将结果规格化,
  • 结果的标志与相对值较大的参数相同。

标志单元预先算得了符号,最终结果的号子必要与它结合得出。

乘法

对于乘法,首先在Ph0,两数的指数相加(准则21,指数部分)。而后耗时17个Ph,从Bf中二进制尾数的最低位检查到最高位(从-16到0)。每一步,寄存器Bf都右移一位。比特位mm记录着前面从-16的义务被移出来的那一位。假若移出来的是1,把Bg加到(从前刚右移了一位的)中间结果上,否则就把0加上去。这一算法如此估计结果:

Be = Bf0×20×Bg + Bf-1×2-1×Bg

  • ··· + Bf-16×2-16×Bg

做完乘法之后,如果尾数大于等于2,就在Ph18师长结果右移一位,使其规格化。Ph19顶住将最后结出写到数据总线上。

图16:乘法的微指令。乘数的最终多少个存放在(右移)移位寄存器Bf中。被乘数的倒数存放在寄存器Bg中。

除法

除法基于所谓的「不回复余数法」,耗时21个Ph。从高耸入云位到最没有,逐位算得商的逐条比特。首先,在Ph0总括指数之差,而后计算最后多少个的除法。除数的倒数存放在寄存器Bg里,被除数的倒数存放在Bf。Ph0期间,将余数开端化至Bf。而后的每个Ph里,在余数上减去除数。若结果为正,置结果倒数的呼应位为1。若结果为负,置结果尾数的相应位为0。如此逐位总计结果的各种位,从位0到位-16。Z1中有一种机制,可以按需对寄存器Bf举办逐位设置。

只要余数为负,有二种对付策略。在「苏醒余数法」中,把除数D加回到余数(R-D)上,从而重新得到正的余数R。而后余数左移一位(相当于除数右移一位),算法继续。在「不苏醒余数法」中,余数R-D左移一位,加上除数D。由于前一步中的R-D是负的,左移使她恢弘到2R-2D。此时加上除数,得2R-D,相当于R左移之后与D的差,算法得以持续。重复这一步骤直至余数为正,之后大家就又可以减掉除数D了。在下表中,u+2意味着二进制幂中,地方2那儿的进位。若此位为1,说明加法的结果为负(2的补数算法)。

不东山再起余数法是一种计算七个浮点型末了多少个之商的高雅算法,它省去了蕴藏的步骤(一个加法Ph的时耗)。

图17:除法的微指令。Bf中的被除数逐位移至一个(左移)移位寄存器中。除数保存在Bg中。<sup>译者注</sup>

翻译注:原文写的是除数在Bf、被除数在Bg,又是一处分明的笔误。

奇怪的是,Z3在做除法时,会先测试Ba和Bb之差是不是可能为负,若为负,就走Ba到Be的一条近便的小路总线使减去的除数无效(抛弃这一结实)。复制品没有动用这一主意,不过来余数法比它优雅得多。

8 输入和出口

输入控制台由4列、每列10块小盘构成。操作员可以在每一列(从左至右分别为Za3、Za2、Za1、Za0)上拨出数字09。意即,能输入任意的四位十进制数。每拨一位数,便相应生成等效的、4比特长的二进制值。因而,该输入控制台相当于一张4×10的表,存着10个09的二进制值。

自此Z1的处理器负责将各十进制位Za3、Za2、Za1、Za0通过寄存器Ba(在Ba-13的位置,对应幂2-13)传到数据通路上。先输入Za3(到寄存器Ba),乘以10。再输入Za2,再乘以10。七个位,皆如是重复。Ph7过后,4位十进制数的二进制等效值就在Be中诞生了。Ph8,如有要求,将尾数规格化。Ph7将常数13(二进制是LL0L)加到指数上,以有限协理在最终多少个-13的岗位上输入数。

用一根小杆设置十进制的指数。Ph9中,那根小杆所处的职责代表了输入时要乘多少次10。

图18:十-二进制转换的微指令。通过机械设备输入4位十进制数。

图19中的表呈现了什么样将寄存器Bf中的二进制数转换成在输出面板上出示的十进制数。

为免蒙受要处理负十进制指数的事态,先给寄存器Bf中的数乘上10-6(祖思限制了机器只可以操作大于10-6的结果,固然ALU中的中间结果可以更小些)。那在Ph1形成。这一乘法由Z1的乘法运算达成,整个进度中,二-十进制译者注改换保持「挂起」。

翻译注:原文写的十-二进制,目测笔误。

图19:二-十进制转换的微指令。在机械设备上体现4位十进制数。

而后,尾数右移两位(以使二进制小数点的左侧有4个比特)。最终多少个持续位移,直到指数为正,乘3次10。每乘五遍,把尾数的平尾部分拷贝出来(4个比特),把它从尾数里删去,并根据一张表(Ph4~7中的2Be’-8Be’操作)转换成十进制的格局。种种十进制位(从高耸入云位开端)展现到输出面板上。每乘一回10,十进制呈现中的指数箭头就左移一格地方。译者注

翻译注:说实话这一段没完全看懂,翻译或者与本意有出入。

9 总结

Z1的原型机毁于1943年1二月柏林(Berlin)一场盟军的轰炸中。近年来已不能判定Z1的仿制品是不是和原型一样。从现有的那个照片上看,原型机是个大块头,而且不那么「规则」。此处我们只可以相信祖思本人所言。但我以为,尽管她没怎么理由要在重建的进度中有察觉地去「润色」Z1,回想却可能悄悄动着动作。祖思在1935~1938年间记下的那多少个笔记看起来与后来的复制品一致。据他所言,1941建成的Z3和Z1在统筹上相当相似。

二十世纪80年间,西门子(西门子)(收购了祖思的微处理器公司)为重建Z1提供了成本。在两名学生的鼎力相助下,祖思在团结家中完毕了所有的建造工作。建成之后,为便于起重机把机器吊起来,运送至柏林(Berlin),结果祖思家楼上拆掉了一局地墙。

重建的Z1是台优雅的处理器,由许多的部件组成,但并没有剩余。比如倒数ALU的出口可以仅由三个移位器完结,但祖思设置的那一个移位器明显以较低的代价提高了算术运算的速率。我仍旧发现,Z1的处理器比Z3的更优雅,它更精简,更「原始」。祖思就像是是在应用了更不难、更可相信的电话机继电器之后,反而在CPU的尺寸上「铺张浪费」。同样的事也暴发在Z3多少年后的Z4身上。Z4根本就是大版的Z3,有着大版的指令集,而总计机架构是基本等同的,就算它的指令更加多。机械式的Z1从未能一贯健康运转,祖思本人后来也叫做「一条死胡同」。他曾开玩笑说,1989年Z1的复制品那是一对一准确,因为原型机其实不保障,固然复制品也可靠不到哪去。可神奇的是,Z4为了节约继电器而使用的机械式内存却万分可相信。1950~1955年间,Z4在瑞士联邦的新德里联邦理医高校(ETH
Zürich
)服役,其机械内存运行非凡\[7\]

最令我好奇的是,康拉德(Conrad)·祖思是怎么着年轻,就对总结机引擎给出了那般高雅的筹划。在美利坚合众国,ENIAC或MARK
I团队都是由经验充裕的地理学家和电子专家组成的,与此相反,祖思的办事孤立无援,他还尚无什么实际经历。从架构上看,大家今日的计算机进与1938年的祖思机一致,反而与1945年的ENIAC差距。直到后来的EDVAC报告草案,以及冯·诺依曼和图灵开发的位串行机中,才引进了更优雅的系统布局。John·冯·诺依曼(John
von
Neumann
)1926~1929年间居于柏林(Berlin),是德国首都大学最年轻的助教(报酬直接来源于学生学习开支的无薪大学老师)。那个年,康拉德(康拉德)·祖思和冯·诺依曼许能在不经意间相遇相识。在那疯狂席卷、那黑夜笼罩德意志前边,柏林(Berlin)本该有着许多的也许。

图20:祖思早期为Z1复制品设计的草图之一。日期不明。

参考文献

[1] Horst Materna, Die Geschichte der Henschel Flugzeug-Werke in
Schönefeld bei Berlin 1933-1945, Verlag Rockstuhl, Bad Langensalza,

  1. [2] Zuse, K., Der Computer – Mein Lebenswerk, Springer-Verlag, Berlin,
    3rd Edition, 1993.
    [3] Rojas, R., “Konrad Zuse’s legacy: the architecture of the Z1 and
    Z3”, Annals of the History of Computing, Vol. 19, N. 2, 1997, pp.
    5–16.
    [海洋世界,4] Ursula Schweier, Dietmar Saupe, “Funktions- und
    Konstruktionsprinzipien der programmgesteuerten mechanischen
    Rechenmaschine Z1”, Arbeitspapiere der GMD 321, GMD, Sankt Augustin,
    August 1998.
    [5] Rojas, R. (ed.), Die Rechenmaschinen von Konrad Zuse,
    Springer-Verlag, Berlin, 1998.
    [5] Website: Architecture and Simulation of the Z1 Computer, http:
    http://zuse-z1.zib.de/,
    last access: July 21st, 2013.
    [6] Konrad Zuse, “Rechenvorrichtung aus mechanischen Schaltglieder”,
    Zuse Papers, GMD 019/003 (undated),
    http://zuse.zib.de/,
    last access July 21st, 2013.
    [7] Bruderer, H.: Konrad Zuse und die Schweiz: Wer hat den Computer
    erfunden?, Oldenbourg Wissenschaftsverlag, Munich, 2012.
    [8] Goldstine, H.: “The Electronic Numerical Integrator and Computer
    (ENIAC)”, Annals of the History of Computing, Vol. 18 , N. 1, 1996, S.
    10–16.